关于FPGA时序约束及资源优化培训课程-中心

课程大纲

一、FPGA课程概要

1）FPGA功耗需求；

2）Xilinx功耗评估器（XPE）电子 数据表；

3）实验1：使用XPE 做功耗评估、Xilinx 功耗分析器（XPA）；

4）实验 2：使用XPA 做功耗评估；

5）实验 3：动态功耗评估、功耗管理软件选项；

6）实验 4：功耗管理软件选项、功耗管理设计技术、I/O 资源的功耗最优化、7 系列功耗管理特性、如何解决功耗问题、最坏情况的发热计算（可选）、K7 FPGA功耗管理特性。GA功耗最优化

二、时序约束

1）实验 1：Vivado IDE 数据库——利用 Vivado IDE 数据库设置设计属性

2）实验 2：Vivado IDE 时钟——为设计时钟资源创建完整的XDC约束，执行设计并查看时钟报告以验证结果；

3）实验 3：IO 约束——创建源同步设计的输入和输出时序约束，同时将生成有效的时序报告验证时序结果；

4）实验 4：时序异常——使用时序约束窗口输入时序异常的相关XDC约束，并通过时序报告验证时序结果；

5）实验 5：高级IO时序——为源同步DDR接口做时序约束，执行静态时序分析以确定最优化时钟和数据的最大设置和保持时间的盈余量。最后，调整数据延迟实现最优化时序；

6）实验 6：时序收敛和设计转化——学习如何基于 7 系列架构最优化常规的处理器设计 ，通过基本设计修改来影响专有硬件的使用、设计速度和器件利用率

1、UltraFast 设计方法

1）UltraFast设计方法： 创建设计

2、设计技术

1）同步设计技术{讲座}

2）复位**

3）寄存器复制

3、UltraScale结构中的时钟

1）时钟资源**

4、Versal ACAP结构中的时钟

1）Versal ACAP：时钟结构

5、UltraScale结构中的I/O

1）I/O逻辑资源

6、Versal ACAP结构SelectIO资源

1）SelectIO资源

2）Versal ACAP中时钟和I/O资源**

7、IP集成器

1）生成和封装定制化 IP ** Ø

2）使用 IP Container* Ø

3）使用 IP 集成器进行设计***（案例研究）

8、时序—interdediate

1）时序约束编辑器

2）时钟网络报告* Ø

3）时序摘要报告* Ø

4）时钟组约束* Ø

5）介绍时序例外***

无*项为讲座， *项为讲座和演示，**项为讲座和实验，***项为讲座、演示和实验